PERCOBAAN 2
2.1 Alat
a.. Jumper
Gambar 2. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 3. Modul De Lorenzo
2.2 Bahan (proteus)
a. IC 74LS90
Gambar 4. IC 74LS90
b. IC 7493
Gambar 5. IC 7493
b. Power DC
Gambar 6. Power DC
c. Switch (SW-SPDT)
Gambar 7. Switch
d. Logicprobe atau LED
Gambar 8. Logic Probe
Percobaan 2a
Percobaan 2b
PERCOBAAN 2a
Pada percobaan 2a, digunanakan rangakain counter asinkronus dengan 6 buah saklar SPDT yang berfungsi sebagai input dan 2 buah IC, yaitu IC 74LS90 dan IC 7493.
IC 74LS90 terdiri dari 6 input dan 4 output dimana 2 di antaranya dihubungkan ke clock dan 4 lainnya dihubungkan ke power. Kaki CKA dan CKB dihubungkan ke clock, kaki R0(1) dihubungkan ke B0, kaki R0(2) dihubungkan ke B1, kaki R9(1) dihubungkan ke B2 dan kaki R9(2) dihubungkan ke B3 dari saklar SPDT. Sedangkan, IC 7493 memiliki 4 inputan dimana 2 di antaranya ke power dan 2 input lainnya terhubung ke clock. Kaki CKA dan CKB dihubungkan ke clock, bagian R0(1) dihubungkan ke B4, dan untuk R0(2) dihubungkan ke B5.
Kedua IC ini bersifat fall time (aktif low) dimana dia akan aktif saat diberi inputan berupa 0. Sesuai dengan jenis rangkaian ini, output yang dihasilkan akan berubah-ubah dari kondi 0 ke 1 atau 1 ke 0. Pada rangkaian ini,input CKA hanya memengaruhi output QA dan QB, sementara CKB memengaruhi output lainnya. Hasilnya berupa counter up berupa bilangan biner yang apabila dikonversi ke bilangan desimal memiliki selisih antara bilangan pertama dan kedua, kedua dan ketiga, dan seterusnya yang tidak selalu sama, misalnya 3, 4, 7, 8. Hal ini sebab pada rangkaian ini hanya dikendalikan oleh satu clock saja. Selain itu, rangakain ini bekerja secara bertahap di mana ouput dari flip flop yang pertama (Q0) akan menjadi input yang kedua, sehingga menghasilkan output kedua (Q1) yang nantinya akan menjadi input pada bagian yang ketiga, dan begitu seterusnya. Dengan demikian, outputnya akan berubah secara bertahap.
PERCOBAAN 2b
Pada percobaan 2b, digunanakan rangakain counter asinkronus dengan 6 buah saklar SPDT yang berfungsi sebagai input dan 2 buah IC, yaitu IC 74LS90 dan IC 7493.
IC 74LS90 terdiri dari 6 input dan 4 output dimana 2 di antaranya dihubungkan ke clock dan 4 lainnya dihubungkan ke power. Kaki CKA dan CKB dihubungkan ke clock, kaki R0(1) dihubungkan ke B0, kaki R0(2) dihubungkan ke B1, kaki R9(1) dihubungkan ke B2 dan kaki R9(2) dihubungkan ke B3 dari saklar SPDT. Sedangkan, IC 7493 memiliki 4 inputan dimana 2 di antaranya ke power dan 2 input lainnya terhubung ke clock. Kaki CKA dan CKB dihubungkan ke clock, bagian R0(1) dihubungkan ke B4, dan untuk R0(2) dihubungkan ke B5.
Kedua IC ini bersifat fall time (aktif low) dimana dia akan aktif saat diberi inputan berupa 0. Sesuai dengan jenis rangkaian ini, output yang dihasilkan akan berubah-ubah dari kondi 0 ke 1 atau 1 ke 0. Pada rangkaian ini, input clock hanya diinputkan pada salah satu CKA saja sehingga dalam prosesnya, input CKB akan diperoleh setalah adanya ouotput Q0 yang kemudian memengaruhi input CKB atau dengan kata lain input clock pada CKB diperoleh secara bergilir dari CKA. Hasilnya berupa counter up berupa bilangan biner yang apabila dikonversi ke bilangan desimal memiliki selisih antara bilangan pertama dan kedua, kedua dan ketiga, dan seterusnya yang selalu sama, misalnya 0, 1, 2, 3, 4, dst..
Pada percobaan ini, IC 74LS90 hanya mengcounter sampai 9, sementara IC 7493 mengcounter sampai 15. Hal ini disebabkan oleh perbedaan IC yang digunakan dengan masing-masing komponen di dalamnya dan dipengaruhi juga oleh jumlah output yang dapat dikeluarkan oleh IC.
1. Analisa kenapa output percobaan 2a mencounter tidak beraturan?
Jawab:
Ketidak berurutan perhitungan dapat dipengaruhi oleh prinsip kerja IC dimana ada kemungkinan terjadinya Ripple sesaat yang diakibatkan saling berkaitannya input flip-flop di dalam IC dengan output flip-flop sebelumnya dimana jika frekuensi clock tinggi dan beban outputnya besar dapat memicu penundaan sehingga outputnya tidak mengikuti urutan yang seharusnya. Jadi faktor penyebabnya adalah akibat Ripple yang umum terjadi pada rangkaian Asynchronous yang memicu delay dan ketidakurutan output.
2. Analisa kenapa output percobaan 2b dapat mencounter secara berurutan?
Jawab:
Karena inputan pin clk b yang bersumber dari feedback output Q1 yang diatur oleh inputan pin clk a. Hal ini menyebabkan output Q2, Q3, Q4 akan diproses setelah mengolah inputan clock dari clk a yang meminimalisir ripple effect yang lebih umum terjadi pada rangkaian Asynchronou. Hal ini juga yang menjadi kelebihan dari rangkaian synchronous yang dapat mengendalikan input clock secara serempak tanpa berkemungkinan dipengaruhi sinyal kain sehingga proses pengolahan sinyal akan teratur dan output yang ditampilkan juga berurutan.
3. Analisa kenapa output pada percobaan 2b pada IC 74LS90 hanya bisa mengcounter sampai 9?
Jawab:
Rangkaian pada IC 74LS90 terdiri dari 4 buah flip-flop berderet dengan gerbang khusus yang digunakan untuk mengset flip-flop. Pengaruh gerbang logika tersebut akan memungkinkan konfigurasi bilangan yang akan menyebabkan reset ebonalis (saat mencapai 9). Hal ini jugalah yang menjadi asal penyebutan IC ini sebagai counter dekade karena kemampuannya meriset otomatis.
4. Analisa kenapa output pada percobaan 2b pada IC 7493 bisa mengcounter sampai 15?
Jawab:
Dikarenakan pengaruh inputnya yang dipengaruhi oleh clk a dan clk b karena dilengkapi pin reset manual yang mengakibatkan output yang dikeluarkan dapat menghilang hingga 1111. Hal ini berbeda dengan percobaan 2a yang mampu mereset otomatis pada perhitungan 9.
Video Percobaan [klik disini]
Rangkaian Simulasi [klik disini]
HTML [klik disini]
Datasheet 74LS90 klik disini
Datasheet 7439 klik disini
Tidak ada komentar:
Posting Komentar